[HDLBits] Getting Started

Step one - HDLBits

---

# 들어가며

HDLBits는 Verilog의 백준 같은 사이트이다. 여러가지 문제들이 있고, 그 문제를 직접 submit 할 수 있는 사이트이다. 혼자서 베릴로그를 공부하는 나에게는 굉장히 도움이 많이 되는 고마운 사이트이다.

 

코드를 submit 하고 나서는 다음과 같은 4개의 상태가 표시된다. 물론 Success를 받을 수 있도록 하는 것이 목표이다!

• Compile Error — Circuit did not compile.
• Simulation Error — Circuit compiled successfully, but simulation did not complete.
• Incorrect — Circuit compiled and simulated, but the outputs did not match the reference.
• Success! — Circuit was correct

# 문제

Problem Statement

We're going to start with a small bit of HDL to get familiar with the interface used by HDLBits. Here's the description of the circuit you need to build for this exercise:

Build a circuit with no inputs and one output. That output should always drive 1 (or logic high).

 

input이 없이 output으로만 이루어진 회로를 구성하시오. output은 항상 1을 출력해야합니다.

 

Module Declaration

module top_module( output one );

 

Baseline Code

module top_module( output one );

// Insert your code here
    assign one = [fixme];

endmodule

# 정답

module top_module( output one );
	
	assign one = 1'b1;
	
endmodule

# 풀이

wire one에다가 1을 인가(assign)하면 되는 문제였다. 그렇게 되면 회로에서 출력은 항상 1이 될 것이다. 조심해야 할 것은, 그냥 1을 적어도 정상적으로 동작하지만 제대로 형식을 맞추어서 1'b1(1비트폭, binary, 1)으로 인가 해 주는 습관을 기르는 것이다.